Izpis gradiva

A+ | A- | | SLO | ENG

Naslov: Free software support for compact modelling with Verilog-A Avtorji: ID Bürmen, Arpad (Avtor) ID Tuma, Tadej (Avtor) ID Fajfar, Iztok (Avtor) ID Puhan, Janez (Avtor) ID Rojec, Žiga (Avtor) ID Kunaver, Matevž (Avtor) ID Tomažič, Sašo (Avtor) Datoteke: URL - Izvorni URL, za dostop obiščite https://ojs.midem-drustvo.si/index.php/InfMIDEM/article/view/1999   URL - Izvorni URL, za dostop obiščite https://www.midem-drustvo.si/journal_papers/MIDEM_54(2024)4p4.pdf   URL - Izvorni URL, za dostop obiščite https://www.midem-drustvo.si/journal_papers/MIDEM_54(2024)4p4.pdf   To gradivo ima še več datotek. Celoten seznam je na voljo spodaj. Jezik: Angleški jezik Tipologija: 1.02 - Pregledni znanstveni članek Organizacija: MIDEM - Strokovno društvo za mikroelektroniko, elektronske sestavne dele in materiale Povzetek: Verilog-A is the analog subset of Verilog-AMS - a hardware description language for analog and mixed-signal systems. Verilog-A is commonly used for the distribution of compact models of semiconductor devices. For such models to be usable a Verilog-A compiler is required. The compiler converts the model equations into a form that can be used by the simulator. Such compilers have been supplied with commercial simulators for many years now. Free software alternatives are much more scarce and limited in the features they offer. The paper gives an overview of Verilog-A, Free software Verilog-A compilers, and Free software/Open source simulators that can simulate compact models defined in Verilog-A. Advantages and disadvantages of individual compilers and simulators are highlighted. Ključne besede: hardware description langugage, Verilog-A, analog circuits, circuit simulation, compact models Verzija publikacije: Objavljena publikacija Datum objave: 01.12.2024 Leto izida: 2024 Št. strani: str. 271-281 Številčenje: Vol. 54, no. 4 PID: 20.500.12556/DiRROS-29874  UDK: 004.43 ISSN pri članku: 0352-9045 DOI: 10.33180/InfMIDEM2024.404  COBISS.SI-ID: 216529411  Opomba: Besedilo v angl.; Datum objave v DiRROS: 18.06.2026 Število ogledov: 113 Število prenosov: 126 Metapodatki:    Citiraj gradivo Navadno besedilo BibTeX EndNote XML EndNote/Refer RIS ABNT ACM Ref AMA APA Chicago 17th Author-Date Harvard IEEE ISO 690 MLA Vancouver : Kopiraj citat

Objavi na: Postavite miškin kazalec na naslov za izpis povzetka. Klik na naslov izpiše podrobnosti ali sproži prenos.

Gradivo je del revije

Naslov:	Informacije MIDEM : časopis za mikroelektroniko, elektronske sestavne dele in materiale
Skrajšan naslov:	Inf. MIDEM
Založnik:	Strokovno društvo za mikroelektroniko, elektronske sestavne dele in materiale
ISSN:	0352-9045
COBISS.SI-ID:	1220612

Gradivo je financirano iz projekta

Financer:	ARIS - Javna agencija za znanstvenoraziskovalno in inovacijsko dejavnost Republike Slovenije
Številka projekta:	P2-0246-2019
Naslov:	ICT4QoL - Informacijsko komunikacijske tehnologije za kakovostno življenje

Licence

Licenca:	CC BY 4.0, Creative Commons Priznanje avtorstva 4.0 Mednarodna
Povezava:	http://creativecommons.org/licenses/by/4.0/deed.sl
Opis:	To je standardna licenca Creative Commons, ki daje uporabnikom največ možnosti za nadaljnjo uporabo dela, pri čemer morajo navesti avtorja.

Sekundarni jezik

Jezik:	Slovenski jezik
Naslov:	Odprtokodna programska oprema za uporabo kompaktnih modelov v jeziku Verilog-A
Povzetek:	Verilog-AMS je opisni jezik za mešana analogno-digitalna vezja. Verilog-A je njegov podsklop, ki je namenjen opisu analognih vezij. Pogosto ga uporabljamo za distribucijo kompaktnih modelov polprevodniških elementov. Da bi take modele lahko uporabili v simulatorju vezij, potrebujemo prevajalnik za Verilog-A. Ta pretvori model v obliko, ki jo simulator lahko uporabi pri izračunu odziva vezja. Prevajalniki za Verilog-A so že dlje časa sestavni del tržnih programskih paketov za simulacijo vezij. Odprtokodnih alternativ je manj in podpirajo samo del specifikacije jezika. Članek poda pregled odprtokodnih prevajalnikov in simulatorjev s podporo za kompaktne medele opisane v jeziku Verilog-A s poudarkom na prednostih in slabostih posameznih prevajalnikov in simulatorjev.
Ključne besede:	jezik za opisovanje strojne opreme, Verilog-A, analogna vezja, simulacija vezij, kompaktni modeli

Datoteke

Podatki se nalagajo...

Nazaj